# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representation of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



(11)Publication number:

07-031138

(43) Date of publication of application: 31.01.1995

(51)Int.CI.

HO2M 3/15

(21)Application number: 05-168822

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

08.07.1993


(72)Inventor: MIURA KAZUTOSHI

## (54) RESONANT DC/DC CONVERTER

## (57)Abstract:

PURPOSE: To provide a low noise miniature converter by constituting the converter of a single transistor series resonance circuit, a circuit for rectifying and smoothing the voltage of a resonance capacitor, and an output voltage control circuit, thereby simplifying the circuitry.

CONSTITUTION: When a gate signal s1 synchronized with a pulse (pf) from a voltage/frequency converter V/F is fed to a switching element SM, a resonance current ILr flows between a resonance reactor Lr and a resonance capacitor Cr and thereby a resonance voltage Vcr appears across the resonance capacitor Cr. Voltage control is conducted by comparing a voltage command value Vref with a detected value VL through a comparator C, feeding the difference (er) to a voltage controlled compensation circuit G(s), and controlling the output pulse (pf) from the V/F based on an output (ef) from the circuit G(s). Since the series resonance circuit is constituted of a single transistor and the resonance voltage thereof is controlled directly, the circuitry is simple transition.



voltage thereof is controlled directly, the circuitry is simplified and a low noise, low loss, miniature resonance DC/DC converter is obtained.

## **LEGAL STATUS**

[Date of request for examination]

31.08.1998

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3157359

[Date of registration]

09.02.2001

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁 (JP) (12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平7-31138

(43)公開日 平成7年(1995)1月31日

(51) Int.Cl.<sup>6</sup>

識別記号

庁内整理番号

F I

技術表示箇所

H 0 2 M 3/155

Q 8726-5H

H 8726-5H

審査請求 未請求 請求項の数5 〇L (全 9 頁)

(21)出願番号

特面平5-168822

(22)出願日

平成5年(1993)7月8日

(71)出顧人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72) 発明者 三浦 和敏

東京都府中市東芝町 1 番地 株式会社東芝

府中工場内


(74)代理人 弁理士 則近 憲佑

## (54) 【発明の名称】 共振形DC/DCコンパータ

### (57)【要約】

共振コンデンサの両端に設けられる髙周波 【目的】 変圧器を省略し、小型軽量、無緊音化を図った共振形D C/DCコンパータ。

直流電源に並列接続される帰還ダイオードが 逆並列に接続されたスイッチング素子と共振リアクトル と共振コンデンサから成る直列共振回路と、前記共振コ ンデンサの電圧を整流し平滑する平滑回路と、該平滑回 路の出力端に接続される負荷装置と、該負荷装置に印加 される電圧を検出する電圧検出器と、負荷電圧指令値と 前記電圧検出器の検出値とを比較しその偏差を増幅する 制御補償回路と、該制御補償回路の出力信号の値に比例 するパルス信号を発生する電圧/周波数変換器と、前記 パルス信号に同期したパルスを前記スイッチング素子に 与える手段を具備して成る共振形DC/DCコンバー タ。



#### 【特許請求の範囲】

【請求項1】 直流電源に並列接続される帰還ダイオードが逆並列に接続されたスイッチング素子と共振リアクトルと共振コンデンサから成る直列共振回路と、前記共振コンデンサの電圧を整流し平滑する平滑回路と、該平滑回路の出力端に接続される負荷装置と、該負荷装置に印加される電圧を検出する電圧検出器と、負荷電圧指令値と前記電圧検出器の検出値とを比較しその偏差を増幅する制御補償回路と、該制御補償回路の出力信号の値に比例するパルス信号を発生する電圧/周波数変換器と、前記パルス信号に同期したパルスを前記スイッチング素子に与える手段を具備して成る共振形DC/DCコンバータ。

【請求項2】 直流電源に並列接続される帰選ダイオードが逆並列に接続されたスイッチング素子と共振リアクトルと共振コンデンサから成る直列共振回路と、前記共振コンデンサの電圧を整流し平滑する平滑回路と、該平滑回路の出力端に接続される負荷装置と、該負荷装置に並列接続される無負荷或いは軽負荷時にオンされるスイッチとダミー抵抗の直列回路と、前記負荷装置に印加される電圧を検出する電圧検出器と、負荷電圧指令値と前記電圧検出器の検出値とを比較しその偏差を増幅する制御補償回路と、該制御補償回路の出力信号の値に比例するパルス信号を発生する電圧/周波数変換器と、前記パルス信号に同期したパルスを前記スイッチング素子に与える手段を具備して成る共振形DC/DCコンバータ。

【請求項3】 直流電源に並列接続される帰還ダイオードが逆並列に接続されたスイッチング素子と共振リアクトルと共振コンデンサから成る直列共振回路と、前記共振コンデンサの電圧を整流し平滑する平滑回路と、該平滑回路の出力端に接続される負荷装置と、該負荷装置に印加される電圧を検出する電圧検出器と、負荷電圧指令値と前記電圧検出器の検出値とを比較しその偏差を増幅する制御補償回路と、前記負荷装置の電流を検出する電流検出器と、該電流検出器の検出値と前記制御補償回路の出力信号とを加算する加算器と、該加算器の出力信号の値に比例するパルス信号を発生する電圧/周波数変換器と、前記パルス信号に同期したパルスを前記スイッチング素子に与える手段を具備して成る共振形DC/ 40 DCコンバータ。

【請求項4】 直流電源に並列接続される帰還ダイオードが逆並列に接続されたスイッチング素子と共振リアクトルと共振コンデンサから成る直列共振回路と、前記共振コンデンサの電圧を整流し平滑する平滑回路と、該平滑回路の出力端に接続される負荷装置と、該負荷装置に印加される電圧を検出する電圧検出器と、負荷電圧指令値と前記電圧検出器の検出値とを比較しその偏差を増幅する制御補償回路と、前記負荷装置に印加される電圧の微分値を求める微分回路と、該做分回路の微分値と 50

2

前記制御補償回路の出力信号とを加算する加算器と、該加算器の出力信号の値に比例するパルス信号を発生する 他圧/周波数変換器と、前記パルス信号に同期したパルスを前記スイッチング素子に与える手段を具備して成る 共振形DC/DCコンバータ。

[請求項5] 直流電源に並列接続される帰還ダイオードが逆並列に接続されたスイッチング素子と共振リアクトルと共振コンデンサから成る直列共振回路と、前記共振コンデンサの電圧を報流し平滑する平滑回路と、該平滑回路の出力端に接続される負荷装置と、該負荷装置に印加される電圧を検出する電圧検出器と、負荷電圧指令値と前記電圧検出器の検出値とを比較しその偏差を増幅する制御補償回路と、前記直流電源の電圧を検出する電源電圧検出器と、該電源電圧検出器の検出値と前記制御補償回路の出力信号とを加算する加算器と、該加算器の出力信号の値に比例するパルス信号を発生する電圧/周波数変換器と、前記パルス信号に同期したパルスを前記スイッチング素子に与える手段を具備して成る共振形DC/DCコンバータ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、LC共振を利用して、 直流電源から異る直流電圧を得る共振形DC/DCコン・ バータに関する。

[0002]

【従来の技術】図7は、従来の共振形DC/DCコンバータの主回路構成を示す。図中、Vd1, Vd2は直流電圧 源、SM1, SM2は自己消弧機能を有するスイッチング素子、D1, D2 は帰還ダイオード、Lr とCr は共振リアクトルと共振コンデンサである。TRは単相高周波変圧器、RECT はダイオードブリッジ整流器、L0, C0 は負荷側のLCフィルタを構成するリアクトルとコンデンサ、Ptは電圧検出器である。

【0003】図8は、図7の主回路で構成される共振形DC/DCコンパータを制御する制御ブロック図をある。図において、電圧指令Vref と出力電圧VL 比較し、その出力偏差erから電圧制御補償回路G(s)を介して制御信号efを得る。信号efは電圧/周波数変換器V/Fに入力し、efに比例したパルス周波数pfに変換される。パルスpfは波形弦形回路Pwidに入力され、幅tslとts2のパルスsglとsg2に修正され、ゲート回路Gatl、Gat2を介して、ゲート信号sl,s2として図7のスイッチング素子SM1,SM2に与えられる。

【0004】図9は、前述従来の共振形DC/DCコンバータの動作波形図である。その動作は、電圧/周波数変換器V/Fの出力pfに同期し、一定幅tsl,ts2に修正されたゲート信号sl,s2を交互にスイッチング素子SM1,SM2に与える。

【0005】この場合、スイッチング素子SMIとSM2を

零電流でオフさせるためにゲート信号 s1 と s2 の幅 t s (t s1, t s2) は、t r / 2 < t s < t r の範囲に設定して与えられる(零電流スイッチング動作と呼ばれる)。その結果 d v / d t を抑えるスナバ回路の省略、スイッチグ損失の低減、d i / d t による素子破壊防止等の効果がある。図9の波形は、t s の幅を t s = 3・t f / 4 に設定した場合を示す。

【0006】スイッチング素子SM1にゲート信号slが与えられると、共振電流ILrが流れ、コンデンサCrの両端には正の共振電圧Vcrが発生する。次にスイッチン 10グ素子SM2にゲート信号s2が与えられると、共振電流ILrが流れ、負の共振電圧Vcrが発生する。

【0007】その結果、共振電圧Vcrは変圧器TRを介して整流器RECTで整流され、直流電圧VRECTになる。 直流電圧VRECTはLCフィルタを介して平滑されて負荷 LOAD供給される。従って、出力電圧V0の制御は、 電圧/周波数変換器V/Fの出力パルスpfの周期tg を制御することによって行われる。

[0008]

【発明が解決しようとする課題】しかし、前述従来の共 20 振形DC/DCコンパータには次のような問題点がある。 即ち、出力電圧V0 は、共振コンデンサCr の両端に接続した高周波変圧器TRを介して得ている。この変圧器TRは鉄心を利用するために、装置本体を大きくすると同時に重くする。

【0009】又、出力電圧の制御に共振周波数の周期を制御するために、変圧器TRから騒音が発生する。更に、電圧制御では指令値と出力電圧V0に偏差を零にするために電圧制御補償回路G(s)に積分要素を用いるために、急激な負荷変動が生じると、制御応答が下り、出力電圧V0は大きく変化する。その結果、負荷として接続される装置を電圧破壊する原因にもなる。

【0010】本発明は、上記問題点を解消するために成されたもので、その第1の目的は、一石式で直列共振させ、その共振コンデンサの電圧を直接取出して負荷に供給するようにしたため、変圧器TRを省略して小型軽量で騒音の無い共振形DC/DCコンバータを提供することにある。

【0011】又、第2の目的は、負荷側にダミー抵抗を接続し、無負荷または軽負荷の場合でも直列共振を持続 40 させることのできる共振形DC/DCコンバータを提供することにある。

【0012】更に、第3の目的は、急激に負荷が変動しても出力電圧変動を小さく制御できる共振形DC/DCコンバータを提供することにある。更に又、第4の目的は、電源電圧が変動した場合でも制御応答を確保し、出力電圧を常に一定に制御することを可能とした共振形DC/DCコンバータを提供することにある。

[0013]

【課題を解決するための手段】上記第1の目的は請求項 50

4

1の本発明の如く、直流電源に並列接続される帰還ダイオードが逆並列に接続されたスイッチング素子と共振リアクトルと共振コンデンサから成る直列共振回路と、前記共振コンデンサの電圧を整流し平滑する平滑回路と、該平滑回路の出力端に接続される負荷装置と、該負荷電圧を向出れる電圧を検出する電圧検出器と、負荷電圧指令値と前記電圧検出器の検出値とを比較しその偏差を増幅する制御補償回路と、該制御補償回路の出力信号を発生する電圧/周波数変換器と、前記パルス信号を発生する電圧/周波数変換器と、前記パルス信号に同期したパルスを前記スイッチング素子に与える手段を具備することによって達成出来る。

【0014】又、前記第2の目的は、請求項2の発明の如く、直流電源に並列接続される帰還ダイオードが逆並列に接続されたスイッチング素子と共振リアクトルと共振コンデンサから成る直列共振回路と、前記共振コンデンサの電圧を整流し平滑する平滑回路と、該和海に接続される負荷装置と、該負荷装置に並列接続される無負荷或いは軽負荷時にオンされるスイッチとダミー抵抗の直列回路と、前記負荷装置に印加される電圧検出する電圧検出器と、負荷電圧指令値と前記電圧検出器の検出値とを比較しその偏差を増幅する制御補償回路と、該制御補償回路の出力信号の値に比例するパルス信号を発生する電圧/周波数変換器と、前記パルス信号に同期したパルスを前記スイッチング素子に与える手段を具備することによって達成出来る。

【0015】更に前記第3の目的は、請求項3の発明の如く、直流電源に並列接続される帰還ダイオードが逆並列に接続されたスイッチング素子と共振リアクトルと共振コンデンサから成る直列共振回路と、前記共振コンデンサの電圧を整流し平滑する平滑回路と、該平滑回路の出力端に接続される負荷装置と、該負荷電圧指令値と前記電圧検出器の検出値とを比較しその偏差を増幅する制御補償回路と、前記負荷装置の電流を検出する電流検出器と、該電流検出器の検出値と前記制御補償回路の出力信号とを加算する加算器と、該加算器の出力信号の値に比例するパルス信号を発生する電圧ノ周波数変換器と、前記パルス信号に同期したパルスを前記スイッチング素子に与える手段を具備することによって達成出来る。

【0016】又、前記第3の目的は、請求項4の発明の如く、直流電源に並列接続される帰還ダイオードが逆並列に接続されたスイッチング素子と共振リアクトルと共振コンデンサから成る直列共振回路と、前記共振コンデンサの電圧を整流し平滑する平滑回路と、該平滑回路の出力端に接続される負荷装置と、該負荷装置に印加される電圧を検出する電圧検出器と、負荷電圧指令値と前記電圧検出器の検出値とを比較しその偏差を増幅する制御補償回路と、前記負荷装置に印加される電圧の微分値を求める微分回路と、該微分回路の微分値と前記制御補償

回路の出力信号とを加算する加算器と、該加算器の出力 信号の値に比例するパルス信号を発生する電圧/周波数 変換器と、前記パルス信号に同期したパルスを前記スイ ッチング素子に与える手段を具備することによっても達 成出来る。

【0017】更に又、前記第4の目的は、請求項5の発明の如く、直流電源に並列接続される帰還ダイオードが逆並列に接続されたスイッチング素子と共振リアクトルと共振コンデンサから成る直列共振回路と、前記共振回路の出力端に接続される負荷装置と、該負荷装置に印加される電圧を検出する電圧検出器と、負荷電圧指令値と前記電圧検出器の検出値とを比較しその偏差を増幅する制御補償回路と、前記直流電源の電圧を検出する電源の電圧を検出する電源の電圧を検出する電源の電圧を検出する電源の電圧を検出する電源の電圧を検出で記憶に対したの出力信号とを加算する加算器と、該加算器の出力信号の値に比例するパルス信号に同期したパルスを前記スイッチング素子に与える手段を具備することによって達成出来る。

[0018]

【作用】請求項1の発明によれば、直列共振回路は一石式であるため、その共振電圧を直接入力する平滑回路で構成でき、回路構成が簡単、低騒音で、小型軽量な共振形DC/DCコンバータを提供できる。

【0019】又、請求項2の発明によれば、直流電源の出力端にダミー抵抗を設けることによって無負荷又は軽負荷の場合、共振コンデンサCrの共振電流 I crの放電を助け、常に電圧制御を可能とした共振形DC/DCコンバータを提供できる。

【0020】更に、請求項3の発明によれば、出力電流を検出し、その検出値を制御信号に加えて電圧制御を行い負荷の変化に対して発生する出力電圧の変動を抑える補償回路を設けた共振形DC/DCコンパータを提供できる。

【0021】又、請求項4の発明によれば、出力電圧の 微分値を制御信号に加えて、電圧制御を行い、上記3と 同様な効果を得る共振形DC/DCコンバータを提供できる。 又、請求項5の発明によれば、直流電圧を検出し、その検出値を制御信号に加えて電圧制御を行い、直 40流電圧が変動した場合でも出力電圧への影響を小さくする補償回路を設けた共振形DC/DCコンバータを提供できる。

[0022]

$$fr = \frac{1}{2\pi\sqrt{Cr \cdot Lr}}$$

6

\* (契施例) 図1は、本発明の共振形DC/DCコンバータの一実施例を示す主回路構成図と制御回路のブロック図である。図中、VCは直流電源Vdと、直流コンデンサCdで構成される電源回路、RCは直列共振回路で、SMは自己消弧機能を有するスイッチング素子、DF1は帰還ダイオード、Lrは共振リアクトル、Crは共振コンデンサである。

【0023】LCは直流平滑回路で、DF2とDF3はダイオード、L0とC0はLCフィルタを構成するリアクトルとコンデンサである。Ptは負荷電圧検出器、LOADは負荷である。

【0024】制御回路として、比較器C、電圧制御補償回路G(s)、電圧/周波数変換器V/F、波形整形回路Pwid 及びゲート回路Gatが設けられている。 制御 動作は指令値Vref と出力電圧検出値VL を比較し、その出力偏差erを電圧制御補償回路G(s)に入力する。の電圧制御補償回路G(s)は指令値Vref と検出値VLを一致させるために、比例P+積分I回路で構成される。

20 【0025】電圧制御補償回路G(s)の出力信号efは電圧/周波数変換器V/Fに入力し、信号efに比例したパルス周波数pfに変換される。パルスpfは波形整形回路Pwidに入力され、一定幅のパルスsgに変換され、ゲート回路Gatを介して、ゲート信号slとして、スイッチング素子SMに与えられる。

【0026】図2は本発明の動作を説明するための動作 被形図である。電圧/周波数変換器V/Fのパルスpf に同期したゲート信号slがスイッチング素子SMに与 えられると、共振リアクトルLrと共振コンデンサCr の間に共振電流 I Lrが流れ、その結果、共振コンデンサ Crの両端には共振電圧 Vcrが発生する。

【0027】この場合、共振時の電流経路は次のようになる。充電時は、電源回路VC→スイッチング素子SM→共振リアクトルLr →共振コンデンサCr の経路で流れる。

【0028】放電時は、共振コンデンサCr→共振リアクトルLr→帰還ダイオードDFI→電源回路VCの経路で流れる。その結果、共振コンデンサCrの両端には電源電圧Vdの2倍のピーク電圧の共振電圧Vcrが発生する。この場合、共振周波数fr、共振のピーク電圧及びピーク電流は次式で求められる。

[0029]

【数1】

30

[0030]

 $V_P = 2 \cdot V_d$ 

従って、ゲート周期tgと共振周波数の周期trがtr = tgの場合に最大の出力電圧VRECTが得られる。その 平均値VRECTは電源電圧Vd に等しくなる。

【〇〇31】電圧制御は、比較器Cで電圧指令値Vrefと検出値VLを比較し、出力偏差er=Vref-VLを出力する。当該偏差erは電圧制御補償回路G(s)に入力され、その出力efを電圧/周波数変換器V/Fへ入力する。電圧/周波数変換器V/Fは入力電圧efに 10比例したパルスpfを出力し、波形盤形回路Pwidに入力する。

【0032】波形整形回路 Puid は入力パルスpf の幅 tp は共振周波数 fr の周期 tr に対して、tr /2 < ts < tr の範囲のパルスsg に設定される(零電流スイッチング動作をさせる)。パルスsg はゲート回路 G atを介してスイッチング素子 SM にゲート信号 s1 として与える。

【0033】次に制御動作を説明する。初めに Vref < VL の場合、正の偏差erが発生し電圧制御補償回路G 20 (s)の出力efが増幅され、電圧/周波数変換器 V/ Fのパルス数が増加する。その結果、共振の回数が増加し、出力電圧 VL が大きくなり、指令値 Vref に一致するように制御される。

【0034】 Vref > VL の場合、魚の偏差erが発生し、efの減少によって電圧/周波数変換器V/Fのパルス数pfが減少する。その結果、共振の回数が減少し、出力電圧V0が下がり、指令値Vrefに一致するように制御される。

【0035】以上説明のように、直列共振回路を一石式 30で構成すると、その共振電圧を直接取出して平滑する回路及び共振の回数を制御して負荷電圧を制御する制御回路で構成することによって、回路構成が簡単、低騒音、低損失で小型軽量な共振形DCV/DVコンバータを提供できる。

【0036】図3は、直列共振を持続させるためのスイッチSwとダミ一抵抗Rdで構成される回路SCを出力端に設けた構成図である。無負荷の場合、共振電流ILrは共振電圧Vcrが直流電圧Vdより大きい期間内は共振コンデンサCr→共振リアクトルLr→帰還ダイオード 40 DF1→直流電源Vdの経路で放電されるが、共振電圧Vcrが直流電圧Vd以下になると、放電経路がなくなり直列共振が止る。その結果、負荷電圧制御が不可能になる。

【0037】上記の問題を解決する手段として、回路 S Cのスイッチ S w を無負荷または軽負荷の場合に投入し、共振電流 I crを共振コンデンサ C r → ダイオード D F2→リアクトル L 0 → スイッチ S w → ダミー抵抗 R d → 共振コンデンサ C r の経路で放電させる。その結果、共振は持続して電圧制御が可能となる。2. 図 4 は 負荷電 50

8

..... (3)

圧変動を抑えるために出力電流 IL を検出する電流検出 器Ctを設けた場合の構成図を示す。

【〇〇38】制御は、電圧制御補償回路G(s)の出力efと検出値Viを加算器Aで加算し、その出力ef'=Vi+efを電圧/周波数変換器V/Fに入力する。この制御動作について説明する。

【0039】負荷が軽負荷から重負荷に変化すると、出力電流ILが増加し、電流検出値も増える。その検出値Viは電圧制御補償回路G(s)の出力値efに加算され、信号ef'=Vi+efとして、電圧/周波数変換器V/Fに入力する。

【0040】その結果、電圧/周波数変換器V/Fの出力パルス数pfが増加し、出力電圧V0が大きくなる。 重負荷から軽負荷に変化した場合は出力電流ILが減少し、検出値Viも減る。その結果、efがか小さくなり、電圧/周波数変換器V/Fの出力パルス数pfが減少し、出力電圧V0が小さくなる。

【0041】以上にように、電圧制御補償回路G(s)の出力信号efよりも応答の速い制御信号Viを前向に加算して出力電圧を制御すると、負荷が急変した場合に起る出力電圧V0の変動を小さく抑えることができる。3. 図5は上記2と同様な効果を得られる制御回路構成を示す。出力電圧V0の検出値VLを1階微分を行う並列補償回路Gd(s)を設け、その微分値Vbを制御信号efと加算し、信号ef'=ef+Vbを電圧/周波数変換器V/Fに入力する。制御動作は上記2と場合と同じなので省略する。4. 図6は直流車両の補助電源へ適用した場合の構成図を示す。

【0042】一般に直流車両の補助電源は補機類の電源として使われるために一定電圧を必要とする。しかし、直流き電電圧Vssの電圧変動は非常に大きい。そのため、図1で示した制御構成だけでは、き電電圧の電圧変動がDC/DCコンバータの出力電圧に影響を与え、単なる電圧側御だけでは一定した負荷電圧VLを得ることが困難になる。

【0043】図中、BUはき電線、PNGはパンタグラフ、MDは車輪、Brはレール、Ptsはき電電圧を検出する電圧検出器を示す。制御回路は、電圧/周波数変換器V/Fの前に加算器Aを設け、電圧検出器Ptsの検出値Vccを加算する。その他の構成要素は図1と同一なのでその説明は省略する。

【0044】上記の問題を解決するために、き電電圧Vssの検出値Vccと電圧制御補償回路G(s)の出力値efを加算器Aで加算し、その出力値ef'=ef+Vccを電圧/周波数変換器V/Fに与える。

【0045】制御動作は電圧Vssが下った場合には加算値ef'を小さくなるように検出値Vccを与える。その結果、き電電圧Vssが下った場合は電圧/周波数変換器

V/Fの出力パルス数 p f が増加させて出力電圧 V0 を 制御する。

【0046】き電電圧Vssが上った場合は電圧/周波数 変換器V/Fの出力パルス数Pfが減少させて出力電圧 V0 を制御する。以上のように、き電電圧Vssを検出し て、その信号Vccを制御に取入れて電圧制御を行うと、 き電電圧Vssが変動した場合でも安定した出力電圧V0 が得られる。

## [0047]

【発明の効果】以上説明のように、請求項1の発明によ 10 れば、一石式直列共振回路と、共振コンデンサの電圧を 整流し平滑する平滑回路と、出力電圧を制御する回路で 構成することによって、回路構成が簡単、低損失、低騒 音で小型軽量な共振形DC/DCコンバータを提供でき る。

【0048】又、請求項2の発明によれば、平滑回路の 出力側に無負荷或いは軽負荷時にスイッチを介してダミ 一抵抗を接続することによ無負荷或いは軽負荷時にも直 列共振を持続することが出来る 共振形DC/DCコン バータを提供できる。

【0049】更に、請求項3の発明によれば、負荷装置 の電流を検出する電流検出器の検出値と制御補償回路の 出力信号とを加算する加算器を設けることによって、負 荷変動によって起きる電圧変動を抑えることができる共 振形DC/DCコンパータを提供できる。

【0050】又、請求項4の発明によれば、負荷装置に 印加される電圧の微分値と制御補償回路の出力信号とを 加算する加算器を設けることによって、負荷変動によっ て起きる電圧変動を抑えることができる共振形DC/D Cコンバータを提供できる。

【0051】更に又、請求項5の発明によれば、車両に 適用した場合、き電電圧の検出値によるフィードフォワ 一ド補償を行うことで、き電電圧の変動による負荷電圧 への影響を少なくし得る共振形DC/DCコンパータを・ 提供できる。

## 【図面の簡単な説明】

【図1】本発明の一実施例を示す共振形DC/DCコン バータの構成図。

【図2】 [図1] の動作を説明するための動作波形図。

【図3】本発明の他の実施例を示す共振形DC/DCコ 40

ンバータのブロック図。

【図4】本発明の更に他の実施例を示す共撮形DC/D Cコンバータのブロック図。

【図5】本発明の別の実施例を示す共撮形DCノDCコ ンパータのブロック図。

【図6】本発明の更に別の実施例を示す共振形DC/D Cコンバータのブロック図。

【図7】従来の共振形DC/DCコンバータ主回路構成 図.

【図8】 [図7] の従来の共振形DC/DCコンパータ を制御する制御ブロック図

【図9】従来の共撮形DC/DCコンバータの動作を説 明するための動作波形図。

【符号の説明】

V.C. …直流電源回路 RC

…共振回路

LC …平滑回路 Vdl, Vd2

…直流電源

SMI, SM2 …スイッチング素子 DF1

20 …帰還ダイオード

> Cd…電源コンデンサ LOAD

…負荷

Cr…共扱コンデンサ Lг

…共振リアクトル

L0 …平滑リアクトル CO

…平滑コンデンサ

Рt …電圧検出器 C

…比較器

G (s) …電圧制御補償回路 V/F

…電圧/周波数変換器

…加管縣 Pwid

…パルス整形回路

…ゲート回路 Gatl, Gat2 TR

…トランス

RECT …ダイオード整流器 BU

…き電線

MD … 取暢


Rr

・・・レール

PNG …パンタグラフ


【图8】

30




10


(図1)




[図2]




[図3]




[図4]




· 【图5】



(図9)



(図6)



【図7】

